

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. RETE SEQUENZIALE 3
2. IL SEGNALE CLOCK 7
3. CENNI SULLA REALIZZAZIONE DI UNA RETE SEQUENZIALE 12
BIBLIOGRAFIA 14

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Rete Sequenziale

I circuiti digitali costituiti dalla connessione di porte logiche si dicono RETI e si dividono in **due importanti classi** in base alla presenza o meno di un particolare tipo di collegamento tra le porte, detto **CICLO**, che si presenta quando un segnale torna ad alimentare in *input* una porta che ha contribuito a determinare il suo valore.

In presenza di un ciclo un segnale attraverserà le porte del circuito formando un percorso chiuso ad anello tornando come ingresso di una porta già attraversata. Di conseguenza, il valore che il segnale assumerà successivamente come uscita ripercorrendo il ciclo dipenderà dinamicamente dal suo valore precedente.

La caratteristica di un sistema dinamico di tenere conto del comportamento del sistema in un istante di tempo per determinarne il comportamento nell'istante successivo viene detta ***feedback*** (retroazione).

Questo tipo di comportamento è, quindi, strettamente connesso con il concetto di MEMORIZZAZIONE del risultato di un calcolo che INFLUENZA il risultato del calcolo successivo.

Il **primo tipo di circuito**, detto **RETE COMBINATORIA** è caratterizzato dall'**ASSENZA di cicli**.

Quindi, in una *Rete Combinatoria* i segnali applicati ai terminali *input* procedono attraverso le porte fino a raggiungere i terminali *output*, senza formare percorsi chiusi ad anello.

In questo caso la computazione effettuata dal circuito può essere considerata scollegata da uno sviluppo nel tempo, perché i valori *output* dipendono solo dai valori *input*, senza l'influenza della *retroazione* legata ai cicli, che si traduce nell'**assenza di memoria** dei risultati di una computazione precedente che possa influenza il calcolo.

L'ALU è un significativo esempio di *Rete Combinatoria*.

I valori *output* dipendono solo dai valori *input*, quindi l'ALU con gli stessi valori *input* costituiti dagli operandi e dai segnali di controllo produrrà sempre lo stesso risultato *output*.

Il **secondo tipo di circuito**, detto **RETE SEQUENZIALE** è caratterizzato dalla **PRESENZA DI CICLI**.

Circuiti con particolari tipi di *cicli* sono utilizzati per realizzare i dispositivi di MEMORIZZAZIONE, detti BISTABILI, che con l'applicazione di specifici valori *input* possono:

- mantenere immutati nel tempo i valori sui terminali *output*,
- cambiare i valori dei segnali sui terminali *output*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Questi dispositivi sono gli elementi di base dei REGISTRI utilizzati all'interno del computer per la memorizzazione delle informazioni rappresentate da sequenze binarie.Una *Rete Combinatoria* offre la possibilità di utilizzare:


- la capacità di memorizzazione, cioè di tenere traccia dei risultati dello sviluppo dinamico del calcolo nel tempo,
- la capacità di calcolo combinatorio, cioè di effettuare computazioni che realizzano fissate corrispondenze *input output*.

Queste due capacità sono alla base del Modello Computazionale definito dalla Macchina di Turing.

Ricordiamo che la Macchina di Turing fornisce una rappresentazione delle caratteristiche essenziali che devono essere

presenti in un dispositivo fisico capace di eseguire un insieme finito di istruzioni per lo svolgimento di computazioni algoritmiche.

La Macchina di Turing può assumere un numero finito di *configurazioni interne* dette STATI. Inoltre, può LEGGERE e SCRIVERE un simbolo di un alfabeto finito su un supporto lineare esterno, detto NASTRO, tramite un dispositivo che si sposta nelle due direzioni. Il nastro, pur essendo infinito, contiene sempre una sequenza di simboli che ne occupa solo una parte finita.



La COMPUTAZIONE eseguita da una Macchina di Turing è un processo che si sviluppa nel tempo attraverso una sequenza di TRANSIZIONI DI STATO in istanti di tempo successivi.

Per effettuare una *transizione* la macchina legge il simbolo sul nastro ed effettua un cambiamento di stato, che sarà quello assunto nell'istante di tempo successivo. Inoltre può scrivere un simbolo sul nastro e spostare il dispositivo di lettura/scrittura di una posizione.

Lo **stato successivo**, il **simbolo scritto** e lo **spostamento** dipendono:

- dallo **stato attuale**,
- dal **simbolo letto** sul nastro.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La computazione termina con SUCCESSO quando la macchina si arresta e non effettua più transizioni di stato, ed il risultato si trova scritto sul nastro.


Da un lato la Macchina di Turing è un importante strumento teorico per definire la *potenza computazionale* algoritmica, cioè l'insieme dei problemi che possono essere risolti mediante algoritmi.

Dall'altro la Macchina di Turing sintetizza i *requisiti* che un dispositivo capace di eseguire algoritmi deve avere.

La **computazione come transizione di stato** della Macchina di Turing si ritrova nella definizione di RETE SEQUENZIALE, ed è realizzata mediante i seguenti dispositivi:

- la capacità di **memorizzare** la configurazione interna che costituisce lo **stato** della Rete **in un istante di tempo** è ottenuta mediante *REGISTRI*,
- la capacità di **effettuare un calcolo**, ovvero una corrispondenza che a valori ricevuti in *input* associa fissati valori in *output*, è ottenuta mediante una *RETE COMBINATORIA*.

La seguente figura riporta lo schema generale della strutturazione di una **RETE SEQUENZIALE**. Sono evidenziati i due distinti dispositivi che implementano le capacità di memorizzazione e di calcolo, e le connessioni che consentono di effettuare la computazione che avviene in istanti di tempo successivi:



In ogni istante di tempo nei registri della Rete Sequenziale è memorizzata una sequenza binaria che codifica un stato appartenente ad un insieme finito di possibilità.

Il valore dello **stato nell'istante successivo** è determinato da un *output* calcolato dalla Rete Combinatoria, che viene inviato come *input* al dispositivo che memorizza lo stato.

L'*output* dalla Rete Combinatoria è determinato in funzione del valore dello **stato nell'istante attuale** e dell'*input esterno*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Quindi, in definitiva, lo stato successivo dipende dallo stato attuale e dall'*input esterno*, e si ritrova la definizione di COMPUTAZIONE come **transizione di stato** caratteristica della Macchina di Turing.

Inoltre, si può notare che la modifica dello stato avviene mediante un ciclo di *feedback* (retroazione), che costituisce la caratteristica strutturale che distingue le Reti Sequenziali dalle Reti Combinatorie.

L'**Unità Centrale di Elaborazione (CPU)** di un computer è costituito da una **RETE SEQUENZIALE**, anche se la complessità e le ottimizzazioni dei circuiti possono nascondere la strutturazione di base che trova le sue radici nella definizione del Modello Computazionale definito dalla Macchina di Turing.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Il segnale Clock

La computazione realizzata da una *Rete Sequenziale* è un **processo dinamico** in cui devono essere soddisfatte due esigenze:

- DISCRETIZZAZIONE DEL TEMPO

  deve essere fissato un preciso istante di tempo in cui i registri vengono scritti per memorizzare lo stato successivo.

- STABILITÀ DEI SEGNALI


  deve trascorrere un intervallo di tempo sufficiente sia per consentire ai segnali *input* di attraversare la parte del circuito combinatorio che deve effettuare un determinato calcolo per fornire gli *output* richiesti, sia per scrivere i valori nei registri

DISCRETIZZAZIONE DEL TEMPO

La realizzazione di una Rete Sequenziale prevede l'introduzione di un particolare segnale periodico indipendente da tutti gli altri, detto **CLOCK**, utilizzato per suddividere il tempo in intervalli di uguale ampiezza, così come fanno i comuni orologi.

Il *clock* è un segnale periodico che si ripete sempre uguale, assumendo il valore *alto* per un intervallo di tempo di ampiezza fissata, ed il valore *basso* per il successivo intervallo di tempo anch'esso di ampiezza fissata. La somma di questi due fissati intervalli fornisce l'intervallo di tempo detto *CICLO DI CLOCK* che corrisponde all'ampiezza del periodo.

Il seguente grafo è utilizzato per descrivere l'andamento nel tempo del *segnale clock*:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Gli istanti di tempo A e B in cui avviene un cambiamento del valore del segnale *clock* sono detti ***FRONTI***: nell'istante **A** quando da basso diventa alto si ha un ***fronte di salita***, viceversa nell'istante **B** quando da alto diventa basso si ha un ***fronte di discesa***.

A causa della periodicità i *fronti di salita* e *i fronti di discesa* si susseguono ad intervalli di tempo uguali al periodo.

STABILITÀ DEI SEGNALI

I segnali che determinano la transizione nello stato successivo devono avere dei valori ***STABILI*** per potere stabilire con certezza il nuovo stato memorizzato nei registri.

Per garantire il requisito di stabilità del valore dei segnali la durata del ciclo di *clock* deve essere sufficiente sia per consentire alla parte combinatoria della *Rete Sequenziale* di completare tutte le computazioni che forniscono le sequenze di bit che rappresentano lo stato successivo, sia per scrivere tali bit nei registri.

I segnali periodici sono misurati utilizzando **due grandezze** strettamente correlate date da:

- DURATA DEL PERIODO,
- FREQUENZA DEL PERIODO.

La ***durata*** misura l'intervallo di tempo che trascorre in un solo periodo. Le unità di misura per valori di tempo molto piccoli sono il *microsecondo* (simbolo □s) ed il *nanosecondo* (simbolo ns).

La ***frequenza*** misura il numero di ripetizioni del periodo che si verificano in una sola unità di tempo.

L'unità di misura è chiamata *Hertz* (simbolo Hz) ed è riferita ad un periodo che si verifica una sola volta in un secondo.

Le due grandezze sono legate dalla **relazione di reciprocità**:

$$\text{FREQUENZA} = \frac{1}{\text{DURATA}}$$

cioè il valore di una è l'inverso del valore dell'altra.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

ESEMPIO

Considerando le seguenti DURATE del *ciclo di clock*:

1 μs/ciclo = 10^{-6} secondo/ciclo =

= un milionesimo di secondo durata di 1 ciclo

1 ns/ciclo = 10^{-9} secondo/ciclo =

= 1 miliardesimo di secondo durata di 1 ciclo

si hanno le seguenti corrispondenti FREQUENZE del *ciclo di clock*:

1 MegaHertz = 1 MHz = 10^{6} ciclo/secondo =

= 1 milione di cicli ripetuti in 1 secondo

1 GigaHertz = 1 GHz = 10^{9} ciclo/secondo =

= 1 miliardo di cicli ripetuti in 1 secondo.

Si possono facilmente verificare le relazioni di RECIPROCITÀ, valide anche dal punto di vista dimensionale:

$$1\ \text{MHz} = \frac{1}{1\ \mu\text{s/ciclo}}$$

$$1\ \text{GHz} = \frac{1}{1\ \text{ns/ciclo}}$$

Il segnale di *clock* consente di definire varie **TECNICHE di TEMPORIZZAZIONE**, per stabilire gli istanti di tempo in cui una *Rete Sequenziale* può effettuare un cambiamento di stato, cioè la scrittura dei registri.

Un sistema temporizzato è detto ***sincrono***.

La tecnica di ***temporizzazione SENSIBILE AI FRONTI***


(in inglese *edge triggered*), sceglie uno dei due *fronti*, quello di *salita* o quello di *discesa*, come riferimento per individuare gli istanti in cui possono avvenire i cambiamenti di stato. Il fronte scelto è detto **fronte attivo**. Tale tecnica è usata nell'Architettura MIPS.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Quindi, il cambiamento dello stato della *Rete Sequenziale*, cioè la scrittura dei registri che memorizzano la sequenza binaria che rappresenta lo stato, avviene nell'istante di cambiamento del valore del segnale *clock* relativo al *fronte attivo* scelto.

Con riferimento all'esempio in figura, se si sceglie come *fronte attivo* il *fronte di discesa* del *clock,* nell'intervallo di tempo da **A** a **B** in cui il segnale *clock* è alto, la parte combinatoria della *Rete Sequenziale* calcola i valori dei bit che rappresentano lo stato successivo, e che vengono scritti nei registri nell'istante **B** quando il segnale *clock* da alto diventa basso, cioè nel *fronte attivo* dato dal *fronte di discesa*.



Metaforicamente parlando, è come se negli istanti relativi al *fronte attivo* si scattassero delle fotografie che fissano il valore del nuovo stato assunto dalla *Rete Sequenziale*.

NOTA

Nell'ambito della valutazione delle prestazioni Hardware di un computer, la durata del *ciclo di clock* è un fattore fondamentale in quanto è strettamente connessa con il numero di operazioni che la CPU può svolgere in un secondo, quindi con la velocità di esecuzione delle istruzioni.

La *frequenza di clock* è l'inverso della durata del *ciclo di clock*, quindi più breve è il ciclo maggiore è la frequenza, e di conseguenza più sono le operazioni che possono essere eseguite nello stesso intervallo di tempo. Per migliorare le prestazioni di una CPU quindi è possibile agire sul clock.

Il progresso tecnologico ha consentito un eccezionale aumento della frequenza di clock. Basti pensare che l'**Intel 4004**, primo microprocessore prodotto e commercializzato dalla Intel nel 1971, aveva una *frequenza di clock* dell'ordine dei kHZ, migliaia di cicli al secondo, corrispondete ad una durata del *ciclo di clock* dell'ordine di millesimi di secondo. All'inizio del 2000 erano già commercializzati computer con *frequenza di clock* dell'ordine dei GHz, miliardi di cicli al secondo, corrispondete ad una durata del *ciclo di clock* dell'ordine di miliardesimi di secondo.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La corsa all'aumento della frequenza, ovvero alla riduzione del ciclo di clock, ha però un limite fisico, sostanzialmente già raggiunto dai computer attuali. Infatti, aumentando la frequenza, cioè il numero di operazioni svolte in un secondo, aumenta anche il CALORE GENERATO durante l'elaborazione che non può essere smaltito efficacemente causando, quindi, danni ai circuiti.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Cenni sulla realizzazione di una Rete Sequenziale

Anche nel caso dell'implementazione di una *Rete Sequenziale* è possibile definire i passi di una metodologia che ne guida il processo di realizzazione, come avviene per la *Sintesi di una Rete Combinatoria*.

Presentiamo i passi di tale metodologia limitandoci ad illustrare le idee di base.

Una *Rete Sequenziale*, come la Macchina di Turing, è caratterizzata dalla possibilità di assumere dinamicamente un insieme finito di stati.

Quindi, dal punto di vista implementativo, è necessario innanzitutto stabilire una opportuna **CODIFICA degli stati** mediante sequenze binarie ad essi associate, allo scopo di identificarli univocamente.

Il numero di stati da codificare determina il valore della lunghezza minima della sequenza binaria che consente di ottenere un numero di sequenze diverse sufficiente a rappresentare tutti gli elementi dell'insieme.

La sequenza binaria associata ad uno stato costituisce la sequenza di bit che viene memorizzata nei registri quando la *Rete Sequenziale* si trova in tale stato.

Le transizioni di stato che la Rete Sequenziale può effettuare sono rappresentate mediante una *funzione binaria*, detta ***funzione di TRANSIZIONE DI STATO***, che ai valori dell'*input* esterno e dello *stato attuale* associa i valori dello *stato successivo*. Quindi, tale funzione può essere implementata mediante una *Rete Combinatoria* che realizza la corrispondenza fissata.

Analogamente, l'output esterno prodotto dalla Rete Sequenziale è rappresentato mediante una *funzione binaria*, detta ***funzione di OUTPUT***, che ai valori degli *input esterni* e dello *stato attuale* associa i valori degli *output esterni*. Quindi, anche tale funzione può essere implementata mediante una *Rete Combinatoria* che realizza la corrispondenza fissata.


La metodologia di *Sintesi di una Rete Combinatoria* consente di realizzare *Reti Combinatorie* capaci di calcolare le funzioni descritte.

La seguente figura mostra il calcolo di queste funzioni nella parte combinatoria dello schema della RETE SEQUENZIALE.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Il segnale *clock* si dirama nella *Rete Sequenziale* e raggiunge tutte le parti del sistema che devono essere sincronizzate:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).